Расчёт базового элемента

Последовательным соединением получаем 4-битный сумматор:

Рис. 5. 4-битный сумматор

Последовательным соединением получаем схему умножителя (рис. 6). Схема на логических элементах представлена на рисунке 7.

Знаки входных чисел подаются на отдельные входы (az, bz). Вычисление знака реализовано на логическом элементе ИСКЛ-ИЛИ.

Для проверки работоспособности спроектированного устройства была построена временная диаграмма, её часть приведена на рисунке 8.

Рис. 8. Временная диаграмма спроектированного умножителя

последовательный умножитель число логический

Лучшие статьи по информатике

Радиотехничесакие средства
радиотехника передатчик генератор каскад Практика была организована в радиотехническом учебном центре (РТУЦ) Ленинградской военно-морской базы (ЛенВМБ), базир ...

Способы соединения компьютеров в ЛВС
В настоящие дни во многих организациях и предприятиях широко применяются локальные вычислительные сети, сокращенно ЛВС. Они обеспечивают совместную работу ...

Частота сообщения
Задание 1 Рассчитать и построить амплитудно-частотный спектр ЧМП сигнала и определить полосу частот, если частота модулирующего сообщения , частота несущ ...