Расчёт базового элемента

Последовательным соединением получаем 4-битный сумматор:

Рис. 5. 4-битный сумматор

Последовательным соединением получаем схему умножителя (рис. 6). Схема на логических элементах представлена на рисунке 7.

Знаки входных чисел подаются на отдельные входы (az, bz). Вычисление знака реализовано на логическом элементе ИСКЛ-ИЛИ.

Для проверки работоспособности спроектированного устройства была построена временная диаграмма, её часть приведена на рисунке 8.

Рис. 8. Временная диаграмма спроектированного умножителя

последовательный умножитель число логический

Лучшие статьи по информатике

Проектирование коммутационной системы узловой АТС
Цель Разработка и настройка местной телефонной сети для узловой АТС. 1 Сформировать данные заказчика для проектирования сети связи. 2 Пр ...

Технология спутникового и эфирного телевидения на основе предприятия ООО Антенн-Сервис
антенна сеть В связи с быстрым развитием технологий и научных открытий всё более актуальной становится проблема недостачности информации. Одним из средств пе ...

Схемотехника параметрических, линейных и импульсных стабилизаторов напряжения постоянного тока
Для выполнения курсовой работы были выбраны две схемы источников вторичного электропитания с линейным и импульсным регулированием. Импульсное регулировани ...