Расчёт базового элемента

Последовательным соединением получаем 4-битный сумматор:

Рис. 5. 4-битный сумматор

Последовательным соединением получаем схему умножителя (рис. 6). Схема на логических элементах представлена на рисунке 7.

Знаки входных чисел подаются на отдельные входы (az, bz). Вычисление знака реализовано на логическом элементе ИСКЛ-ИЛИ.

Для проверки работоспособности спроектированного устройства была построена временная диаграмма, её часть приведена на рисунке 8.

Рис. 8. Временная диаграмма спроектированного умножителя

последовательный умножитель число логический

Лучшие статьи по информатике

Проектирование цифровых каналов передачи
Непрерывный и всё ускоряющийся рост материального производства, прогресс в области науки техники, создание координационных и вычислительных центров и всё во ...

Оптрон гальванической развязки
Основное преимущество обратноходовой топологии - дешевизна и малое количество компонентов. Поэтому практически все сетевые источники питания до мощностей 30 ...

Расчет спутниковой передающей антенны
Требуется спроектировать и рассчитать антенну, в соответствии с приведёнными ниже техническими данными. Назначение: Бортовая спутниковая передающая ант ...