Расчёт базового элемента

Последовательным соединением получаем 4-битный сумматор:

Рис. 5. 4-битный сумматор

Последовательным соединением получаем схему умножителя (рис. 6). Схема на логических элементах представлена на рисунке 7.

Знаки входных чисел подаются на отдельные входы (az, bz). Вычисление знака реализовано на логическом элементе ИСКЛ-ИЛИ.

Для проверки работоспособности спроектированного устройства была построена временная диаграмма, её часть приведена на рисунке 8.

Рис. 8. Временная диаграмма спроектированного умножителя

последовательный умножитель число логический

Лучшие статьи по информатике

Проектирование цифровых каналов передачи
Непрерывный и всё ускоряющийся рост материального производства, прогресс в области науки техники, создание координационных и вычислительных центров и всё во ...

Частота сообщения
Задание 1 Рассчитать и построить амплитудно-частотный спектр ЧМП сигнала и определить полосу частот, если частота модулирующего сообщения , частота несущ ...

Частотно-территориальное планирование сети сотовой подвижной связи стандарта GSM
Линии радиосвязи, входящие в состав сотовых сухопутных подвижных систем электросвязи (ССПСЭ) и спутниковых систем связи, обычно работают в диапазонах ультра ...