Расчёт базового элемента

Последовательным соединением получаем 4-битный сумматор:

Рис. 5. 4-битный сумматор

Последовательным соединением получаем схему умножителя (рис. 6). Схема на логических элементах представлена на рисунке 7.

Знаки входных чисел подаются на отдельные входы (az, bz). Вычисление знака реализовано на логическом элементе ИСКЛ-ИЛИ.

Для проверки работоспособности спроектированного устройства была построена временная диаграмма, её часть приведена на рисунке 8.

Рис. 8. Временная диаграмма спроектированного умножителя

последовательный умножитель число логический

Лучшие статьи по информатике

Принципиальная схема усилителя на основе полевых и биполярных транзисторов
Аналоговыми называются устройства, у которых сигналы являются непрерывными функциями времени. К основным классам аналоговых устройств относятся: усилители, ...

Проектирование системы атмосферной оптической связи
В настоящее время на мировом рынке САОС прочно заняли определенную нишу, так как эта технология является вполне достойным конкурентом стационарной радиосвя ...

Расчет управляемого преобразователя автоматизированного электропривода
Анализ продукции ведущих мировых производителей систем привода и материалов опубликованных научных исследований в этой области позволяет отметить следующие ...