Расчёт базового элемента

Последовательным соединением получаем 4-битный сумматор:

Рис. 5. 4-битный сумматор

Последовательным соединением получаем схему умножителя (рис. 6). Схема на логических элементах представлена на рисунке 7.

Знаки входных чисел подаются на отдельные входы (az, bz). Вычисление знака реализовано на логическом элементе ИСКЛ-ИЛИ.

Для проверки работоспособности спроектированного устройства была построена временная диаграмма, её часть приведена на рисунке 8.

Рис. 8. Временная диаграмма спроектированного умножителя

последовательный умножитель число логический

Лучшие статьи по информатике

Проектирование системы атмосферной оптической связи
В настоящее время на мировом рынке САОС прочно заняли определенную нишу, так как эта технология является вполне достойным конкурентом стационарной радиосвя ...

Применение аппаратно-вычислительной платформы Arduino для программирования автомобильных компьютерных систем
Если у нас нет GPS Приемника, а мы хотим, как то ориентироваться в пространстве, то можно использовать цифровой компас, который ре ...

Проектирование микроконтроллера
Развитие микроэлектроники и широкое применение ее изделий в промышленном производстве, в устройствах и системах управления самыми разнообразными объектами и ...