Расчёт базового элемента

Последовательным соединением получаем 4-битный сумматор:

Рис. 5. 4-битный сумматор

Последовательным соединением получаем схему умножителя (рис. 6). Схема на логических элементах представлена на рисунке 7.

Знаки входных чисел подаются на отдельные входы (az, bz). Вычисление знака реализовано на логическом элементе ИСКЛ-ИЛИ.

Для проверки работоспособности спроектированного устройства была построена временная диаграмма, её часть приведена на рисунке 8.

Рис. 8. Временная диаграмма спроектированного умножителя

последовательный умножитель число логический

Лучшие статьи по информатике

Разработка плана реконструкции с заменой аналоговой АТС на цифровую АТС Алмаз-1
В последние годы на телефонных сетях Российской Федерации внедряются новые системы АТС и узлы коммутации, которые обеспечивают качественную и надежную связь ...

Электроакустика и радиовещание
Произвести необходимую планировку (реконструкцию) помещения с целью использования его в качестве аудитории. Рассчитать требуемую акустическую обработку внут ...

Приборы общего и специального назначения со встроенными микропроцессорами для измерения физических величин
Микропроцессорная техника получает все большее применение в приборостроении. Применение микропроцессоров (МП) преобразует измерительные приборы в «интеллект ...